计算机体系结构复习题.docx

计算机体系结构是计算机科学的基础，它涉及到计算机硬件和软件之间的交互方式。在面试中，了解这些概念对于评估候选人的技术能力至关重要。以下是对给定文档中涉及的一些计算机体系结构知识点的详细解释： 1. **软件与硬件实现**：题目指出，基本单元功能通常用软件实现以降低成本，但这并不总是正确的。在某些情况下，硬件实现可以提供更高的效率和速度，尤其是在处理重复任务时。 2. **RISC与CISC**：RISC（精简指令集计算机）简化了指令集，目标程序可能较短，但执行时间并不一定少，因为CISC（复杂指令集计算机）可能会通过更复杂的指令实现更高的并行性。 3. **流水线调度**：流水线调度确实关注如何优化任务进入流水线的时间，以提高吞吐率和效率，这是处理器设计中的关键优化手段。 4. **消除流水线瓶颈**：仅消除瓶颈段不一定能提高吞吐率和效率，还需要全局考虑整个流水线的平衡。 5. **Cache一致性**：在Cache与主存一致性方面，写回法和写直达法各有优缺点，具体取决于应用场景。 6. **多处理机任务分配**：在多处理机上，任务分配的均匀性对于整体效率很重要，不均匀分配可能导致总的运行时间增加。 7. **Cache组相联与直接映射**：组相联Cache的块冲突概率不一定高于直接映射，这取决于Cache的大小和组大小。 8. **线性流水线的子过程数**：子过程过多可能会增加调度复杂性，而非提高效率。 9. **总线数量**：增加总线可以减少总线冲突，但会增加设计复杂性。 10. **流水线加速比**：流水线深度并不总是与加速比成正比，因为其他因素如相关和延迟也会对其产生影响。 11. **多级存储层次**：多级存储层次利用了程序局部性原理，包括Cache-主存和主存-辅存层次，分别解决速度和容量问题。 12. **Cache策略**：写调块策略和写合并策略是Cache管理的一部分，旨在优化写操作。 13. **Cache失效率**：降低失效率可能增加其他开销，如命中时间和失效开销。 14. **性能与失效率**：低失效率并不总是意味着高性能，还需考虑平均访存时间等其他因素。 15. **平均访存时间**：系统的性能不仅取决于访存时间，还受到其他因素如指令执行速度的影响。 16. **Victim Cache**：Victim Cache并非位于CPU和Cache之间，而是作为Cache的一个补充，用于临时存放替换出的块。 17. **伪相联Cache**：伪相联Cache结合了直接映射和组相联的优点，但仍有不同命中时间。 18. **预取技术**：预取技术需与正常指令执行并行进行，以减少延迟。 19. **数据与指令存储**：数据的存储位置限制较少，有利于编译器优化。 20. **Cache写缓冲器**：写缓冲器增加了访问复杂性，但可以提高性能。 21. **Cache命中时间**：Cache的命中时间直接影响处理器速度，而小容量、简单结构的Cache可以缩短命中时间。 22. **写操作流水化**：通过流水化写操作，可以减少访问延迟。 23. **冲突失效**：组相联或直接映射Cache可能出现冲突失效，这是由于地址映射方式决定的。 24. **TLB**：TLB（快表）用于加速虚拟地址到物理地址的转换，其内容是页表的部分副本。 25. **程序局部性**：程序的时间局部性是指后续信息可能在时间上相邻，空间局部性则是指在空间上相邻。 26. **Amdahl定律**：该定律指出系统性能改进的局限性，改进比例越大，性能提升效果越小。 27. **RISC与CISC**：RISC和CISC的性能比较不能一概而论，取决于具体设计和应用。 28. **CPI（每条指令周期数）**：CPI与程序和编译器优化有关，不是固定不变的。 29. **CPU性能指标**：执行时间、CPI、指令条数（IC）、CPU频率等都是衡量性能的重要指标。 30. **解释执行与翻译执行**：解释执行占用较少存储空间，但执行时间较长。 31. **指令集设计**：计算机体系结构设计师需要考虑指令集的实现细节。 以上是根据提供的文档内容提炼出的计算机体系结构相关知识点，这些知识点涵盖了从处理器设计、存储层次到性能优化等多个方面，对于理解和解答计算机面试题非常有帮助。